Minimización Lógica

De la tabla de verdad al circuito optimizado — SOP, POS, Quine-McCluskey e implementaciones con NAND/NOR.

La minimización lógica es el proceso de reducir una expresión booleana a su forma más simple antes de implementarla como circuito. Partiendo de una especificación, creas una tabla de verdad, derivas una expresión canónica, la minimizas usando mapas K o algoritmos, y luego mapeas el resultado a los tipos de compuerta disponibles. Este flujo de diseño completo es la habilidad central del diseño de lógica combinacional.

Objectives

  • Convertir especificaciones a tablas de verdad y formas canónicas
  • Escribir expresiones canónicas de Suma de Productos (SOP) y Producto de Sumas (POS)
  • Comprender la notación de mintérminos (Σ) y maxtérminos (Π)
  • Aplicar el flujo de diseño completo desde la especificación hasta el circuito a nivel de compuertas
  • Introducción a Quine-McCluskey para más de 4 variables
  • Convertir cualquier expresión a implementación solo-NAND o solo-NOR

Key Takeaways

  • SOP (Suma de Productos) usa OR de términos AND; POS (Producto de Sumas) usa AND de términos OR
  • El flujo de diseño: especificación → tabla de verdad → forma canónica → minimizar → implementar → verificar
  • Los mapas K son mejores para 2-4 variables; Quine-McCluskey maneja cualquier número
  • Solo-NAND: convertir SOP a NAND-NAND con doble inversión
  • Solo-NOR: convertir POS a NOR-NOR con doble inversión
  • Las métricas de costo incluyen conteo de literales, conteo de compuertas y retardo de propagación
  • Siempre verifica el circuito final contra la tabla de verdad original

Applications

  • Diseño de ASIC: Herramientas de síntesis lógica minimizan millones de compuertas automáticamente.
  • Programación de FPGA: Uso eficiente de recursos LUT limitados mediante minimización.
  • Diseño de PCB: Minimizar el conteo de CIs reduce costo y complejidad de la placa.
  • Sistemas Embebidos: Lógica óptima para decodificadores de direcciones, manejadores de protocolo y lógica de control.

Practice Problems

Problem 1: Escribe la forma canónica SOP para f(A,B,C) definida por la tabla de verdad donde f=1 para entradas 001, 010, 110, 111.

Problem 2: Convierte la expresión SOP f = A·B + C a implementación solo-NAND.

Problem 3: Un circuito tiene conteo de literales 8 antes de minimizar y 4 después. ¿Qué porcentaje de reducción se logró?

Problem 4: Diseña un circuito que produzca 1 cuando una entrada binaria de 3 bits sea un número primo (2,3,5,7). Usa el flujo de diseño completo.

Problem 5: ¿Cuál es el número máximo de implicantes primos para una función de 3 variables?