Diseño con Tablas de Estado

Diseñar una FSM en hardware sigue un proceso sistemático: definir estados y transiciones, crear una tabla de estado, asignar códigos binarios a los estados, derivar ecuaciones de estado siguiente y salida usando mapas K, e implementar con flip-flops y lógica combinacional. Este tema recorre el procedimiento de diseño completo.

Objectives

• Crear una tabla de estado a partir de un diagrama de estado
• Asignar codificaciones binarias a los estados
• Derivar ecuaciones de estado siguiente usando mapas K
• Usar tablas de excitación de flip-flops para flip-flops D, JK y T
• Implementar un diseño completo de FSM en hardware

Key Takeaways

• Diseño de FSM: diagrama de estado → tabla de estado → asignación de estado → ecuaciones → circuito
• Excitación de flip-flop D: D = Q_siguiente (mapeo más simple)
• La codificación binaria minimiza flip-flops; one-hot minimiza la complejidad lógica
• Los mapas K derivan ecuaciones de estado siguiente y salida de la tabla de estado
• Los estados no usados deben manejarse (forzar retorno a estado válido por seguridad)
• Siempre verificar el circuito final contra la especificación original

Practice Problems

Problem 1: Un contador ascendente de 2 bits tiene estados S0(00), S1(01), S2(10), S3(11) y cicla S0→S1→S2→S3→S0. Deriva las ecuaciones del flip-flop D.

Problem 2: ¿Cuántos flip-flops para una máquina de estados con 6 estados?

Problem 3: ¿Cuáles son las ventajas de la codificación one-hot vs. la codificación binaria?

Problem 4: Para un flip-flop D, ¿cuál es la ecuación de excitación para transicionar de Q=0 a Q=1?